



디지털 논리 회로 설계

2023005650 이혁재



a=0, y=1



a=1, y=0

```
library ieee;
use ieee.std_logic_1164.all;

entity not_gate is
    port (
        a : in std_logic;
        y : out std_logic
    );
end entity not_gate;

architecture behavioral of not_gate is
begin
    y <= not a;
end architecture behavioral;
```

입력 a	출력 y
0	1
1	0

NOT 게이트는 입력을 반전시켜 출력하는 게이트이다. VHDL의 `y <= not a;`로 이를 구현했고, Logisim-evolution에서 Questa 공동 시뮬레이션으로 검증했다. 입력 `a`가 0일 때 출력 `y`는 1, `a`가 1일 때 `y`는 0으로 나와 NOT 게이트의 진리표와 일치함을 확인했다.